1.用邏輯門和cmos電路實現ab+cd。
2.用一個二選一mux和一個inv實現異或。
3.給了reg的setup和hold時間,求中間組合邏輯的delay范圍。
4.如何解決亞穩態。
5.用Verilog/VHDL寫一個fifo控制器。
6.用Verilog/VDDL檢測stream中的特定字符串
相關文章推薦:
中國銀行筆試行測真題及答案
百度公司Web開發工程師筆試題
廣州羊城晚報經管類筆試真題
營銷崗位招聘筆試真題
金山職業技術學院對比四川汽車職業技術學院哪個好 附分..
時間:2025-05-22 09:08:12成都銀杏酒店管理學院在重慶高考招生計劃人數和專業代..
時間:2025-05-22 09:05:01四川上山東理工大學多少分 分數線及排名
時間:2025-05-22 09:01:18江西高考理科533分排名多少 排名多少位次
時間:2025-05-22 08:57:21大連東軟信息學院對比甘肅民族師范學院哪個好 附分數線..
時間:2025-05-22 08:53:39廣東高考455至460分左右物理可以上什么大學
時間:2025-05-22 08:49:52